PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-270156

(43)Date of publication of application: 02.12.1991

(51)Int.CI.

H01L 21/78

(21)Application number: 02-068331

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing: 20.03.1990

(72)Inventor: TAKAYASHIKI TETSUYA

TOMINAGA YUKIHIRO


OGUMI TAIICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To remove a mechanical working strain layer of a semiconductor chip and to enhance the strength of the semiconductor chip by a method wherein, in a state that the main surface of a scribed semiconductor wafer is protected, an exposed face of the semiconductor wafer is etched.

CONSTITUTION: Cut grooves 12 are formed in both the X and X directions along grid lines from the main surface 11 of a semiconductor wafer 10 by using a diamond blade. When the semiconductor wafer 10 is 300μ m in thickness, the cut grooves 12 are cut down to about 270μ m. That is to say, the grooves are formed down to a halfway part and are set to a state that they are not cut completely. Then, a protective film 13 is applied to the side of the main surface 11 of the semiconductor wafer 10. Then, an etching operation is executed from the rear of the semiconductor wafer 10. In addition, the etching operation is continued by several μ m. Thereby, the semiconductor wafer 10 is divided completely into individual chips 15; also side-face parts of the individual chips 15 are etched sufficiently.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

		,	

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

03270156

PUBLICATION DATE

02-12-91

APPLICATION DATE

20-03-90

APPLICATION NUMBER

02068331

APPLICANT: OKI ELECTRIC IND CO LTD;

INVENTOR :

OGUMI TAIICHI;


INT.CL.


H01L 21/78


TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE







ABSTRACT :

PURPOSE: To remove a mechanical working strain layer of a semiconductor chip and to enhance the strength of the semiconductor chip by a method wherein, in a state that the main surface of a scribed semiconductor wafer is protected, an exposed face of the semiconductor wafer is etched.

CONSTITUTION: Cut grooves 12 are formed in both the X and X directions along grid lines from the main surface 11 of a semiconductor wafer 10 by using a diamond blade. When the semiconductor wafer 10 is 300µm in thickness, the cut grooves 12 are cut down to about 270µm. That is to say, the grooves are formed down to a halfway part and are set to a state that they are not cut completely. Then, a protective film 13 is applied to the side of the main surface 11 of the semiconductor wafer 10. Then, an etching operation is executed from the rear of the semiconductor wafer 10. In addition, the etching operation is continued by several μm . Thereby, the semiconductor wafer 10 is divided completely into individual chips 15; also side-face parts of the individual chips 15 are etched sufficiently.

COPYRIGHT: (C)1991, JPO& Japio

⑩ 日本国特許庁(JP) ① 拧許出额公開

◎ 公開特許公報(A) 平3-270156

@Int. CL.⁵

識別記号

庁内整理番号

●公開 平成3年(1991)12月2日

H 01 L 21/78

6940 – 4 M 6940 – 4 M

審査請求 未請求 請求項の数 3 (全5頁)

の発明の名称

半導体装置の製造方法

頤 平2-68331 ②符

願 平2(1990)3月20日 図出

高屋 敷 哲也 愈発 明 者 Ż الزا 永 砂発 明 者 Æ

東京都港区虎ノ門1丁目7番12号。冲電氛工業株式会社内 東京都港区虎之門 1 丁目 7 番12号。沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号。沖電気工業株式会社内

泰 @発 明 汲 者

東京都港区虎ノ門1丁目7番12号

神電気工業株式会社 ⑪出 顋 人 弁理上 清 水 @代 理 人

外1名

1、発明の名称

半導体装置の製造方法

2. 特許請求の範囲

- (a) 表面に半導体素子が形成された半導体ウェハ を用意する工程と、
- (b) 該半導体ウエハをスクライブする工程と、
- (c) 該スクライブされた半導体ウエバの主表面を 保護した状態で該半導体ウエハの露出面をエッチ ングする工程とを有する半導体装置の製造方法。
- (2)前記スクライブは前記半導体ウエハの主妻 画より底面に向かって底面が僅かに切断されてい ない領域を残置させ、前記エッチングは前記スク ライプ工程の際残された底面部分を除去すること を特徴とする緯求項1記載の半導体装置の製造方
- (3) 前記スクライブは前記半導体ウエハの主要 歯に保護膜を付着させた状態で裏面より表面に向

かって行い、前記エッチングは前記分割されたウ エハの霧出面の破砕艦を除去することを特徴とす る請求項1記載の半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

末発明は、半導体装置の製造方法に係り、特に 半導体ウエバを各チップに分割、切断する方法に 関するものである。

(従来の技術)

現在広く用いられている半導体ウエハの切断方 **佐として、第2図に示す方法がある。**

即ち、半導体ウエハ1の裏面に保護酸2を付着 し、半導体ウエハ1の表面より、ダイヤモンドブ レート(図示なし)により保護膜2の一部を含む 深さまで切断溝3を形成し、ダイスポンディング 時に保護験2を拡げて各チップ間の距離が一定に なるようにし、コレットでチップを吸着し、ダイ スポンドするようにしていた。

(発明が解決しようとする課題)

しかしながら、上記した従来の方法では、以下

-303 -

のような欠点があった。

- (1) アイヤモントプ・ートで上から荷重をかけて、 半導体やエバを切断するので、その機械的衝撃に より、第3回に示すように、特にデップすの関連 棚の角もにグラックが入りやすい。
- (2) コレットでチップを吸着し、ダイスボンドする際に、チップ側面とコレットが必ず接触するので、ダイヤモンドブレードによってチップに残留し、その強度を弱めている機械加工破价層に影響し、チップが割れやすい。

上記した問題を解決するために、例えば特問昭 61~3428号では、第1のダイヤモントプレードの 切断をキップの厚み方向の途中まで行い、引続き エッチングを行い、更に、第2のダイヤモンドプ レードによる切断でチップを完全に切断するとい う方法をとっている。しかし、チープの最終切断 には、従来と同しくダイヤモンドブレードを用い ているため、チップ側面の機械加工歪層もこの方 法では完全に除去できない。

また。何じく、特閒昭62~[444] 号では、基板

(作用)

本発明によれば、上記したように、半導体装置の製造力法において、まず、基板の主表面からダイヤモ、ドブレードでチップの途中の深さまで切断滑を形成し、その後、基板表面に保護膜を付着させ、近に、基板裏面よりエッチングを行っことが現れた後、更に数 μ m のエッチングを行っことにより、分離したナップを得ることができる。

びって、チップの裏面、特にエージ(角)部に、 クラックやかけ等が発生することがない。

また、チップが各々分離されてから、更に追加 してよっチングを行うので、チップ側面に残留し ているグイヤモンドプレードによる機械加工破阶 層も除去することができる。

製に、裏面をエッチングするので、バックグラインド工程で残留したナップ裏面の機械加工破砕 層をも除去することができる。

また 裏面研制時の半導体ウェハの主要面保護 テープを残したまま、裏面からチップ分割のスク ライブを行い 更に研削面とスクライブ面の破砕 本発明は、上記問題点を除去し、半導体チップ の機械加工塗罐を除去し、半導体チップ強度の優 れた半導体装置の製造力池を提供することを目的 とする。

(課題を解決するための手段)

末発明は 上記目的を達成するために、半導体装置の製造方法において、表面に半導体架子が形成された半導体のエバを用意する工程と、該半導体のエバをスクライブする工程と、該スクライブされた半導体のエバの電出面をエッチングする工程とを施すようにしたものである。

ここで、前記スクライブは前記半導体ウエハの 主支面より度面に向かって底面が僅かに切断され ていない領域を残置させ、前記エッチングは前記 スクライブ工程の際残された底面部分を除去する ようにしたものである。

概を同時にエッキング跳去することができるため、 チップ強度が向上し、バラツキの少ない値を得る ことができる。

(実施例)

以下、本発明の実施例について図面を参照しな がら詳細に説明する。

第1図は本発明の実施機を示す半導体装置の製造工程断配図である。

まず、バックグラインドを行い、所望の厚さにした半導体(Si)基板10を用きし、第1団(a)に示すように、ダイヤモンドプレードを用いて、半導体ウエハ10の主表面11からグリッドラインに沿って切断潰12をX、Y両方向に入れる。いま、半導体ウエハ10の厚さを 300 m m とした場合、切断潰12は約 270 m 程度までにする。即ち、途中まで満を形成するが、完全には切断しない状態にしておく。

次いで、第1図(b) に示すように、半導体ウエハ10の主表面11側に保護膜(保護テープ)13を付着させる。

次いで、第十図(c) に示すように、半導体ウエハ10の裏面かうエッチンでを行う。このエッチングは、邪酸と硝酸の混合液を用いるウェートエッチングでも、C.F. 、C.F. 、S.F. 等のガスを用いるドライエッチングでもよい。ウェットエッチングを用いる場合には、S.i.のエーチング連度が約5~10μm/min 程度であるから、前途の切断調12の先端は、この実施例では3~5分程度で現れることになる。この状態でチップ同士は分離されるが、更に続けて、数μmエッキングする。これを追加エッチングと称する。

これにより、半導体ウェハ10は各チップ15に完 全に分割され、各チップ15の側面部も十分にエー チングされる。

なお。ドライエッチングの場合、例えば、 C ま F 。 サス等を用いると、半導体ウエハ10の主義版へのサスの握り込みも少ないので、特に、 前記追加エッチング工程には有効である。 又、このドライエッチングは、反応性スパッタといわれている方向性を持った方法よりも、中性ラジカルと加工

ライン26の段差26~を保護キープ23の上より、例 えば光学的に検知して、グリッドライン26に従って、半選体ウエバ21のバックグラインド面24側より、表面保護テープ23に連するまで、ダイヤモンドプレードでチップ分割のためのスクッイでを行う。

載って、半導体素子はチャプ27 a、27 b、27 c …に分割されることになるが、機械的なファライブにより、チップ側面28に深さ0~10 μ mの破砕圏29が発生する。

次いで、第4図(c) に示すように、スクライブ 完了後、例えばシリコン半導体の場合、Cェ F。。 CF。、SF。等のガス中でプラズマエーチング を行う。このエッチングは一反応性スペッタとい われている方向性を持った方法よりも、中性ラブ カルと加工材量との化学的な反応を利用したプラ ズマエッチング方法が等方向のエッチンで特性を 示すため、パックグラインド時の破砕層25及びス クライブ時における破砕層29を同時にエッチンで 除去する方法に通している。このエッチング量は、 材料との化学的な反応を利用したプラブマエッチング方法が等方向のエーチング特性を示すため有効である。

第4回は本発明の他の実施例を示す半導体装置 の製造工程斯面図である。

まず、第4図(a) と示すよっに、半導体ウエハ21の半導体素子が形成された主表面22側に、製画研削工程で半導体業子形成面を保護するために、例えば、透明で紫外線で硬化する貼着材を有する厚さ 100~500 μmの保護デーブ23が貼り付けられている。半導体ウエハ21は、実装上の問題により、一般的に 200~400 μmの厚さまでダイヤモンド砥石等で機械的にバックドライントされる。24はこの時のグラインド面であり、25はバックグラインドにより半導体ウエハ21の内部に発生した深さ0~ 1.0μm程度の破砕層である。また、26は半導体素子分離用のブリッドラインであり、チップのスクライブはこのグリードラインであり、チップのスクライブはこのグリードライン26に沿って行われる。

次に、第4図(b) に示すように、このブリッド

破砕層 25及び29の深さよりやヤオーバーした値と することにより、ウエハグラインド面24及びチップ側面28は、破砕層のない研削面241とチップ側 面281となる。

なお、ここでは、プラズマエッチングを用いる ドライエッチング方法によって説明したが、 乳酸 と明酸等の混合液で破砕層をエッチング除去する ウェットエッチング方法を用いるようにしてもよい

次に、保護テープ23の粘着柱を繁外線硬化させることにより、保護テープ23から、第4図(d) に示すように、チップを27a' 27b' 27c'… に分離することができる。

このように処理した半導体ウエハのチップ強度 を第5回に示すように測定する。

この図において、31は半導体チャプ支持台 32 は半導体チェブ加圧用の針、23は試験用チップである。一般的には、スクライブ時の大きな破砕層 33*を下方向にセットし、デバイス表面33*から 加圧し、チャプ強度を測定する。

持開王3-270156 (4)

本発明によれば、第6図(c) に示すように、第 6 図(a) に示す従来の破砕層を除去しない場合、 第6図(b) に示す従来の研制裏面の破砕層を除去 した場合に比較して、半導体のエハ研制面及するようにしたので、半導体チップ加圧時に破砕層をよっまするようにしたので、半導体チップ加圧時に破砕層に立 力が集中することがなくなり、均一化される。こ のため、全体的なチップ強度が向上すると共に、 第6図(b) に示すようにバックグラインドのみの 破砕層除去では、発生していた2 kg/チップ以下 の弱いチップの発生が見られなくなった。

なお、この試験においては、半導体ナップサイ ズ 6 mm × 6 mm で、チップ厚は 270 μ m である。

また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本考案の範囲から排除するものではない。

(発明の効果)

以上、詳細に説明したように 本発明によれば、 次のような効果を奏することができる。

工程斯面図 第5図はスクライブされた半導体チップの破砕強度試験方法を示す図、第6図はスクライブされた半導体チップの破砕強度試験結果を示す図である。


10. 21…半導体(S r) ウエハ、11, 22…主表面、12…切断溝、13…保護膜、14…重面、15, 27 a, 27 b, 27 c…チップ、23…保護テープ、24… グラインド面、25, 29…破砕糧 26…デリッドライン、28…チップ側面。


特許出願人 神電気工業株式会社 代理人 弁理士 清 水 守(外1名)


- (1) 半導体チップが各々分離されてから、更に追加してエッキングを行うので、チップ側面に残留しているダイヤモンドプレードによる機械加工の破砕層が誘去されることになり、チップ側面の強度の向上を図ることができる。
- (2) 裏面をエッチングするようにしたので、ベックグラインド工程で残留したチップ裏面の機械加工破砕層も除去されることになり、チップ全体の強度の何上を図ることができる。
- (3) 国面研制時の半導体ウェハの主要面保護テープを残したまま、裏面からナープ分割のスクライブを行い、更にバックグラインド面とスクライブ面の破砕値を同時にエッチング除去することができるため、チップ強度が向上し、ハラツキの少ない値を得ることができる。

4. 図面の簡単な説明

第1回は本発明の実施例を示す半導体装置の製造工程断面図、第2回は従来の半導体装置の製造工程断面図。第3回は第2回のA部拡大図。第4回は本発明の他の実施例を示す半導体装置の製造









本先明の共享体後達の製造工程が配図 第一1 図


特閒平3-270156(5)





従来の半導体表置の製造工程断面室


第 2 図




第2回の4部拡大型

第 3 図











本産明の他の4導体長度の切断工程計画監 4本 / 127





4号体がより物理発生を表す場合は第一第一5 図



4号体中,7点级路里发放胶结果;于1团

第 6 図

		•	•